 数字集成电路IC设计工程师培训班 |
| 课程说明 |
本课程讲授基于Synopsys EDA tools构成的SOC数字电路开发流程，学员通过运用数字逻辑、硬件描述语言完成一个专题项目设计，在课程过程中掌握数字集成电路的coding、仿真、综合、静态时序分析等一系列数字电路设计流程中的设计技巧，终使学员能独立完成电路模块的前端设计。
|
| 培训目标 |
帮助学员熟悉并掌握典型数字SOC芯片前端开发流程和设计技巧，以及相关设计软件的使用，课程结束后学员可积累相当于1年左右的实际工作经验，能够独立完成SOC中等模块的设计。
|
| 入学要求 |
有数字电路设计和硬件描述语言的基础或自学过相关课程。 |
| 班级规模及环境 |
|
为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限5人，多余人员安排到下一期进行。 |
| 上课时间和地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦
近开课时间(周末班/连续班/晚班）：IC设计工程师培训班：2018年2月9日 |
| 学时 |
◆课时： 共5天,30学时
◆外地学员：代理安排食宿（需提前预定）
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
★实验设备请点击这儿查看★ |
| 新优惠 |
|
◆团体报名优惠措施：两人95折优惠，三人或三人以上9折优惠 。注意：在读学生凭学生证，即使一个人也优惠500元。 |
| 师资团队 |
【李老师】
大规模集成电路设计专家，10多年超大规模电路版图设计经验，精通CMOS工艺流程、版图设计和布局布线，精通版图设计的各种EDA工具（如：Virtuoso/Calibre/Dracula/Assura），
熟练掌握版图设计规则并进行验证及修改；熟练掌握Unix/Linux操作系统；熟悉有CMOS设计规则、物理设计以及芯片的生产流程与封装。
【王老师】
资深IC工程师，9年集成电路IC设计经验，精通chip的规划、数字layout、analog layout和特殊电路layout。先后主持和参与了近三百颗CHIP的版图设计工作。
从事过DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多种制程analog&digital的电路IC设计，
熟练掌握1.8V，3.3V,5V,18V,25V，40V等各种高低压混合电路的IC设计。
【赵老师】
从事数字集成电路设计十几年，精通CMOS工艺流程、版图设计和布局布线，精通VERILOG,VHDL语言，
擅长芯片前后端设计和复杂项目实施的规划管理，其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验，对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。长期专注于内存控制器等产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验.
★更多师资力量请见曙海师资团队。 |
| 质量保障 |
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后免费提供一个月的技术支持，充分保证培训后出效果；
3、培训合格学员可享受免费推荐就业机会。 |
| 集成电路IC设计工程师培训班 |
| |
第一阶段 集成电路前端设计 |
1.逻辑设计理论
2.Verilog语言
3.数字电路验证
1)验证平台的建立
2）功能测试
4.设计综合（synthesys）
6.静态时序分析
7.数字前端全流程设计工具
8.相关工艺库文件计算机操作系统UNIX应用；
9.数字电路逻辑设计；
10.硬件描述语言HDL和逻辑综合初步；
11.集成电路设计导论及流程；
12.数字集成电路设计要点；
|
13.SOC设计原理；
14.
数字系统设计与FPGA现成集成；
15.FPGA验证；
|
16.RTL验证；
17.静态分析；
18.逻辑综合（Logic Synthesis）；
19.软硬件协同设计仿真；
20.实验：
1）RTL coding
2)状态机中断处理
3）testbench 建立
21.实验：
1）RTL coding
4）算法
5）CPU控制
6）Testbench建立
7)综合
|
|
第二阶段 数字集成电路后端设计 |
1.Floor plan
2.电源规划
3.布局、摆放
4.时钟树
5.布线
6.静态时序分析
7.验证
8.实验
9.数字后端全流程设计工具
10.相关工艺库文件
11.数字设计要点；
12.集成电路中用到的工艺库；
|
14.集成电路设计原理；
15.SOC设计导论；
16.IC布局布线设计；
17.项目设计实践。 |
|
第三阶段 |
1、代码编写及仿真技巧
系统介绍verilog语法规范、语言与电路实现之关系，以及RTL仿真技术、RTL代码编写技巧、控制单元和数据通路单元的实现技巧、基于Verilog语言的测试编码技巧，功能验证及Testbench搭建的技巧。
2、综合技术
讲述综合基础、组合电路与时序电路、基于TCL的综合流程、综合策略、设计环境和设计约束的制定、综合优化的技巧、实现优化结果的可综合代码编写技术等。
3、静态分析技术
基于Synopsys PT的分析技术，介绍静态分析、基于TCL技术的处理过程和常用的时序分析方法。
项目实践：
本课程专题实验是构造一个ARM9的处理器，具体涉及一下内容：
1.架构及设计流程
2.CPU核
1）指令
2）指令流水
3）数据缓冲和指令缓冲
4）内部数据ram和指令RAM
|
